




BÀI TẬP CHƯƠNG 5

ỨNG DỤNG CỦA MẠCH SỐ

Mạch chọn kênh

- Mạch ở hình sau sử dụng 3 multiplexer 2-1 (MUX 2:1). Xác định hàm được thực hiện bởi mạch này




- Cho hàm Boolean $F(a, b, c) = \sum m(4, 6, 7)$. Hãy trình bày thiết kế tối ưu nhất về tài nguyên cho hàm F theo từng cách sau:
 - Chỉ sử dụng MUX 8:1
 - Chỉ sử dụng MUX 4:1
- Cho hàm $F(A, B, C) = \sum m(0, 3, 5, 7) + d(6)$
 - Hiện thực các hàm sử dụng MUX 8-1
 - Hiện thực các hàm sử dụng MUX 4-1
 - Hiện thực các hàm sử dụng MUX 2-1
- Sử dụng MUX để hiện thực các hàm Boolean sau:
 - $F = AB$
 - $F = \sim A$



5. Mạch bên dưới biểu diễn cách 1 multiplexer 8 inputs được sử dụng để tạo ra một hàm logic 4 biến. Ba biến A, B, và C được nối vào SELECT. Biến thứ tư D và đảo của nó $\bar{D}$ được nối vào một vài chân dữ liệu của MUX có chọn lựa như yêu cầu của hàm logic mong muốn. Những chân dữ liệu khác của MUX được giữ ở mức THẤP hoặc CAO qui định bởi hàm logic.

- Lập bảng sự thật cho mạch
- Viết biểu thức của Z dưới dạng SOP và tối ưu hóa Z để kiểm tra rằng

$$Z = \bar{C}\bar{B}\bar{A} + D\bar{C}\bar{B}A + \bar{D}C\bar{B}\bar{A}$$



Mạch tính toán

- Thiết kế Bộ trừ toàn phần một bit. Một Full subtractor (x-y) có 3 bits vào: x, y, borrow-in bin và 2 đầu ra: hiệu số d (defference), bit mượn borrow-out bout
 - Xây dựng bảng chân trị.
 - Viết các biểu thức ngõ ra của mạch
- Thiết kế bộ trừ 2 số 4 bit từ các Full subtractor một bit bên trên.
- Thiết kế mạch tổ hợp thực hiện phép tính bù 2 của một số nhị phân 3 bit: ABC (A là MSB) và cho kết quả là số nhị phân 3 bit: XYZ (X là MSB).
- Thiết kế mạch trừ hai số nhị phân có dấu 4 bit bằng cách tận dụng mạch cộng hai số nhị phân 4 bit. Gợi ý: $A - B = A + (-B)$



Mạch so sánh


10. Thiết kế một Bộ so sánh hai số 1 bit với các ngõ ra báo hiệu kết quả bằng, bé hơn, và lớn hơn. Lập bảng chân trị, với ngõ ra $LT=1$ nếu $A < B$, $EQ=1$ nếu $A = B$, và $GT=1$ nếu $A > B$.
11. Thiết kế mạch so sánh hai số nhị phân 4 bit không dấu phát triển từ bộ so sánh hai số 1 bit bên trên.
12. Thiết kế mạch so sánh hai số nhị phân 4 bit có dấu bằng cách sử dụng mạch trừ hai số 4 bit.

Mạch giải mã


13. Thiết kế bộ giải mã 3:8 từ các bộ giải mã 2:4.
14. Cho hàm Boolean $F(a, b, c) = \sum m(4,6,7)$. Hãy trình bày thiết kế tối ưu nhất về tài nguyên cho hàm F theo từng cách sau
 - a. Decoder 3x8 và một vài cổng luận lý (logic gate) cơ bản
 - b. Decoder 2x4 và một vài cổng luận lý (logic gate) cơ bản
 - c. Decoder 2x4 và Decoder 1x2 và một vài cổng luận lý (logic gate) cơ bản
15. Cho các hàm sau:
$$F1(A,B,C,D) = \sum m(1,2,4,7) + d(3)$$
$$F2(A,B,C,D) = \sum m(0,3,14) + d(15)$$
$$F3(A,B,C,D) = \sum m(12,15)$$
 - a. Hiện thực các hàm sử dụng 4-16 Decoders và cổng OR
 - b. Hiện thực các hàm sử dụng 3-8 Decoders và cổng OR
 - c. Hiện thực các hàm sử dụng 2-4 Decoders và cổng OR

Thanh ghi


16. Khảo sát hoạt động của Register (Parallel D flipflops hay Parallel Register) như hình bên dưới:



Register trên có Da, Db, Dc, Dd là tín hiệu dữ liệu, CLK là tín hiệu Enable. Nếu CLK chuyển từ 0 sang 1 thì $\{Qa, Qb, Qc, Qd\} = \{Da, Db, Dc, Dd\}$, ngược lại thì $\{Qa, Qb, Qc, Qd\}$ sẽ giữ giá trị trước đó. Vẽ tín hiệu Q biết giá trị mặc định ban đầu của Q là 0.




17. Cho thanh ghi dịch 4 bit (Serial D flipflops hay Shift Register) như hình 1:



Hình 1. Thanh ghi dịch 4 bit

Shifter có D là tín hiệu dữ liệu, CLK là tín hiệu Enable. Nếu CLK chuyển từ 0 sang 1 thì $Q = D$ tại mỗi D flipflop, ngược lại thì $Q = Q_{PRE}$ tại mỗi D flipflop. Trong đó Q_{PRE} là giá trị trước đó của Q. Mô phỏng hoạt động Shifter theo giản đồ thời gian hình 2 (lưu ý, giá trị mặc định ban đầu của Q trên là 0):



Hình 2. Dạng sóng của các tín hiệu